DIALOG(R)File 351:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

011830459 **Image available**
WPI Acc No: 1998-247369/199822
XRAM Acc No: C98-077091
XRPX Acc No: N98-196059

High frequency plasma dry etching method used in semiconductor manufacture - involves applying positive pulsating bias voltage in sample in vacuum chamber in synchronisation with non-supplying period of high

frequency electric power or low level supply period

Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU); MATSUSHITA ELECTRIC

IND CO LTD (MATU)

Inventor: HARAFUJI K; HAYASHI S; KUBOTA M; YAMANAKA M

Number of Countries: 003 Number of Patents: 003

Patent Family:

: .

Patent No Kind Date Applicat No Kind Date Week

JP 10079372 A 19980324 JP 96232987 A 19960903 199822 B KR 98024265 A 19980706 KR 9745488 A 19970902 199926 US 5928528 A 19990727 US 97921896 A 19970902 199936

Priority Applications (No Type Date): JP 96232987 A 19960903

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 10079372 A 10 H01L-021/3065 KR 98024265 A H01L-021/3065 US 5928528 A H05H-001/16

Abstract (Basic): JP 10079372 A

The method involves supplying reaction gas to a vacuum chamber (1) in which a sample (A) is maintained. The reaction gas is made into a plasma by high frequency electric power supplied intermittently to the chamber. The plasma is used for processing the sample in the chamber. A pulsating positive bias voltage is applied in the sample in synchronisation with the non-supplying period of the high frequency electric power or low level supply period.

ADVANTAGE - Cancels imbalance of electrical potential difference in pattern. Shortens processing time.

Dwg.1/8

Title Terms: HIGH; FREQUENCY; PLASMA; DRY; ETCH; METHOD; SEMICONDUCTOR; MANUFACTURE; APPLY; POSITIVE; PULSATE; BIAS; VOLTAGE; SAMPLE; VACUUM; CHAMBER; SYNCHRONISATION; NON; SUPPLY; PERIOD; HIGH; FREQUENCY; ELECTRIC; POWER; LOW; LEVEL; SUPPLY; PERIOD

Derwent Class: L03; U11

International Patent Class (Main): H01L-021/3065; H05H-001/16 International Patent Class (Additional): C23C-014/34; C23C-016/50;

C23F-004/00; H01L-021/203; H01L-021/205

File Segment: CPI; EPI

Manual Codes (CPI/A-N): L04-C01B; L04-C07D

Manual Codes (EPI/S-X): U11-C07A1

?

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-79372

(43)公開日 平成10年(1998) 3月24日


(51) Int.Cl.6		識別記号	庁内整理番号	FΙ					技術表示箇所	
H01L	21/3065			H01	LL 2	21/302		Α		
C 2 3 C	14/34			C 2 3	3 C 1	4/34		S		
	16/50				1	6/50				
C 2 3 F	4/00			C 2 3	3 F	4/00		Α		
H01L	21/203			H01	LL 2	21/203		S		
			審查請求	未請求	請求功	頁の数10	OL	(全 10 頁)	最終頁に続く	
(21)出願番号		特顧平8-232987		(71) {	(71) 出顧人 000005821					
								株式会社		
(22)出顧日		平成8年(1996)9月3日		大阪府門具 (72)発明者 久保田 正				大字門真1006	i 番地	
				(72)	発明者				7	
						2 1.2 1.11			番地 松下電器	
				(70) 5	Party -te	産業株		M		
				(72) §				78.14. H/T#90		
							門真市大字門真1006番地 松下電器			
				(70) 5	70 mm -1+	産業株		M		
				(72)	発明者			노슬## ov	动体 机工管机	
									番地 松下電器	
				(7.1)	than t	産業株				
			(74)1	八 埋人	弁理士	岡田	科分	門砂膏(でサイ		
									最終頁に続く	

(54) 【発明の名称】 プラズマ処理方法及びプラズマ処理装置

(57)【要約】

【課題】 チャージアップの起きないプラズマ処理の実現。

【解決手段】 チャンバー1に供給された反応ガスを、チャンバー1に間欠的に、ないしは高低レベルを交互に繰り返しつつ供給される高周波電力によりプラズマ化し、そのプラズマでチャンバー1の試料Aを加工したうえで、高周波電力の非供給期間もしくは低レベル供給期間に同期して正となるパルス状バイアス電圧を試料に印加することで、チャージアップを防いだ。



【特許請求の範囲】

【請求項1】 真空室に供給された反応ガスを、前記真空室に間欠的に、ないしは高低レベルを交互に繰り返しつつ供給される高周波電力によりプラズマ化し、そのプラズマで前記真空室内の試料を加工するプラズマ処理方法であって、

前記高周波電力の非供給期間もしくは低レベル供給期間 に同期して正となるパルス状パイアス電圧を試料に印加 することを特徴とするプラズマ処理方法。

【請求項2】 請求項1記載のプラズマ処理方法であって、前記パルス状パイアス電圧を、真空室に設けた試料台を介して前記試料に印加することを特徴とするプラズマ処理方法。

【請求項3】 請求項1または2記載のプラズマ処理方法であって、前記高周波電力の供給期間もしくは高レベル供給期間の終了時点から所定の時間間隔を開けて前記パルス状バイアス電圧を印加することを特徴とするプラズマ処理方法。

【請求項4】 請求項3記載のプラズマ処理方法であって、前記所定の時間間隔を、高周波電力の供給期間もしくは高レベル供給期間の終了時から、高周波電力の印加により最大レベルとなる前記真空室内の電子密度がその最大レベルの半分以下になる時点までの期間とすることを特徴とするプラズマ処理方法。

【請求項5】 請求項1ないし4のいずれか記載のプラズマ処理方法であって、前記パルス状バイアス電圧として、正負の期間を交互に繰り返すパルス電圧を用いることを特徴とするプラズマ処理方法。

【請求項6】 試料が内部に載置される真空室と、 前記真空室に反応ガスを供給する反応ガス供給手段と、 間欠的に、ないしは高低レベルを交互に繰り返しつつ前 記真空室に高周波電力を供給するプラズマ発生用電力給 手段と、

前記高周波電力の非供給期間もしくは低レベル供給期間 に同期して正となるパルス状パイアス電圧を前記試料に 印加するパイアス電圧供給手段とを有することを特徴と するプラズマ処理装置。

【請求項7】 請求項6記載のプラズマ処理装置であって、前記バイアス電圧供給手段は、パルス状バイアス電圧を、前記真空室に設けた試料台を介して前記試料に印加するものであることを特徴とするプラズマ処理装置。

【請求項8】 請求項6または7記載のプラズマ処理装置であって、前記バイアス電圧供給手段は、高周波電力の供給期間もしくは高レベル供給期間の終了時点から所定の時間間隔を開けて前記パルス状バイアス電圧を印加するものであることを特徴とするプラズマ処理装置。

【請求項9】 請求項8記載のプラズマ処理装置であって、前記バイアス電圧供給手段は、高周波電力の供給期間もしくは高レベル供給期間の終了時から、高周波電力の印加により最大レベルとなる前記真空室内の電子密度

がその最大レベルの半分以下になる時点までの期間を前 記所定の時間間隔として、前記パルス状パイアス電圧を 印加するものであることを特徴とするプラズマ処理装 置

【請求項10】 請求項6ないし9のいずれか記載のプラズマ処理装置であって、前記バイアス電圧供給手段は、前記パルス状バイアス電圧として、正負の期間を交互に繰り返すパルス電圧を試料に印加するものであることを特徴とするプラズマ処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高周波放電を用いたプラズマ処理方法およびその装置に関する。

[0002]

【従来の技術】高周波放電を用いたプラズマ処理方法は、半導体製造方法において、微細加工のためのドライエッチング、薄膜形成のためのスパッタリング、プラズマCVD、イオン注入等さまざまなところで用いられている。

【0003】以下、プラズマ処理方法の適用例として、 微細加工に適したドライエッチングについて説明する。

【0004】ドライエッチングとは、プラズマ中に存在 するラジカル、イオン等による気相と固相表面との間の 化学的あるいは物理的反応を利用し、試料(薄膜,基板 など)の不要な部分を除去する加工技術である。

【0005】ドライエッチング技術として最も広く用いられている反応性イオンエッチング(RIE)は、適当なガスの高周波放電プラズマ中に試料を晒すことによりエッチング反応を起こさせ、試料の表面の不要部分を除去するものである。試料の必要な部分つまり除去しない部分は、通常マスクとして用いたホトレジストパターンにより保護されている。

【0006】反応性イオンエッチングにおいては微細化を促進するためにイオンの方向性を揃えることが必要であるが、そのためにはプラズマ中でのイオンの散乱を減らすことが不可欠である。イオンの方向性を揃えるためには、プラズマ発生装置内の圧力を低くし、イオンの平均自由行程を大きくすることが効果的であるが、プラズマ発生装置内の圧力を低くするとラジカル密度が低下しエッチ速度が低くなるという問題がある。

【0007】その対策として誘導結合型プラズマ装置やヘリコン型プラズマ装置等の高密度プラズマ装置が導入されつつある。高密度プラズマ装置は、従来からある平行平板型RIE装置に比べ10倍~100倍程度高密度したプラズマが発生でき、圧力が1/10~1/100程度低い条件下でも平行平板型RIE装置と同等以上のエッチ速度が得られる。

[0008]

【発明が解決しようとする課題】しかしながら、このようにして改良された従来のプラズマ処理方法には、

- 1) エッチング形状の異常、
- 2) マイクロローディング効果の発生、
- 3) ゲート絶縁膜の劣化や破壊の発生、

といった問題が生じることが明らかになった。以下、こ のことを詳細に説明する。

【0009】従来のプラズマ処理方法では、プラズマで処理する試料は自己バイアスにより負にバイアスされる。このような自己バイアスは、プラズマを発生させるためにプラズマ処理室の内部に印加する高周波電力(RF)により、試料が時間的に平均して負に帯電することに起因して発生する。

【0010】このようにして試料が負にバイアスする従来のプラズマ処理方法においては、試料に入射する正イオンや電子により試料の表面がチャージアップしてしまった。

【0011】試料がチャージアップすると、次のようにしてエッチング形状の異常が発生した。すなわち、例えば、多結晶シリコン基板をプラズマ処理によりエッチングする場合、試料表面に形成されたラインパターンでは、上述したチャージアップによりパターン側壁が負に帯電しパターン底面が正に帯電するといった現象が発生する。このような電位差の不均衡が発生すると、各ラインパターンに対する正のイオンの入射角度が散乱され、エッチング端部の立ち上がり形状が急峻にならずになだらかになり、これによってエッチング形状の異常が発生していた。

【0012】さらには、例えば、上述したのと同様のエ ッチングを考えた場合、平面的にみて最外位置のライン パターンでは、パターン内側側面に隣接するラインパタ ーンはあるものの、パターン外側側面に隣接するライン パターンは存在しない。このような形状の不均一により 最外位置のラインパターンでは、帯電量がパターン内外 (パターンの存在しない領域を外と規定し、パターンが 連続して存在する領域を内と規定する)で不均一となる 結果、チャージアップする量もパターン内外で異なって しまって電位差が発生し、この電位差により入射するイ オンの量に違いが生じ、より多くのイオンが入射するパ ターン内側側面に楔状の穴(一般にノッチと呼ばれてい る) を発生させていた。このことは、例えば、(K.K. Chiほか、1995年 DRY PROCESS S YMPOSIUM 予稿集, p 75, 電気学会) にも記 載されている。

【0013】また、このような電荷の局在化と不均一は、エッチング速度そのものにも影響を及ぼしていた。すなわち、フォトレジストマスクは、入射する正イオンによりエッチング中は正に帯電するため、マスク開口部が小さい(狭い)ほど、正イオンに対する開口部への入射阻止機能が強く働くことになる。その結果、マスク開口部が小さい(狭い)ほど、エッチング速度が遅くなる現象であるマイクロローディング効果を引き起こしてい

た。

【0014】さらには、このような電荷供給の不均一を生じる従来のプラズマ処理方法を用いたMOS型半導体装置を製造する場合には、ゲート絶縁膜の劣化や破壊を引き起こしていた。すなわち、例えば、ゲート絶縁膜が10nm程度以下の極薄膜となったMOS型半導体装置を製造する際に、従来のプラズマ処理方法に起因した電荷供給の不均一が発生すると、プラズマに晒されたMOS型半導体装置の相互コンダクタンスが劣化し、極端な場合には絶縁破壊に至っていた。このことは、例えば、(ERIGUCHIほか、IEICE TRANCE.ELECTRON., VOL.E78-C261,電子情報通信学会)にも記載されている。

【0015】ところで、微細化により、トランジスタサイズが1ミクロン以下になると、配線の面積がトランジスタ面積の10³倍~10⁴倍も大きい、いわゆるアンテナ構造を有する半導体装置をLSIは内蔵するようになる

【0016】このようなアンテナ構造は上述した電荷の 不均一を促進する働きをするので、微細化とともにプラ ズマによるゲート絶縁膜の劣化や破壊はますます重要な 課題になるものと考えられる。

【0017】そのうえ、誘導結合型プラズマ装置やヘリコン型プラズマ装置等の高密度プラズマ装置の導入によりプラズマ密度を高くすると、チャージアップする量も増加するため、このような課題はさらに深刻なものとならざるをえなくなる。このような課題を解決する一つの方法として、従来から、パルスプラズマプロセス(例えば、Ohtakeほか、1995年 DRY PROCESS SYMPOSIUM 予稿集, p45, 電気学会)が提案されている。

【0018】このパルスプラズマプロセスは、プラズマ発生用高周波電力(RF)をパルス状に供給し、高周波電力供給期間にオフ期間を設けることで電荷の局所的な蓄積を緩和したものである。この方法によれば、高周波電力供給期間のオフ期間中に、電子の減少および負イオンの発生があり、これらの現象によっても電荷分布の均一性が高められる。

【0019】しかしながら、パルスプラズマプロセスでも、十分に電荷供給の不均一さを解消することはできなかった。すなわち、先のOhtakeらの例において、発生させた正負の両イオンを用いてエッチング動作させるためには、自己バイアスが発生しない600kHz以下の周波数のバイアス電圧を、試料台(試料を載置する)に印加する必要がある。ところが、このような低い周波数であっても、交流のバイアス電圧を試料台に印加してプラズマ処理(エッチング処理)を行うと、試料に流入するイオンのエネルギーが大きくなり過ぎて、フォトレジストとシリコン基板との間でエッチング選択比が2程度にしかならず、高精度の加工には不十分であっ

た。

【0020】本発明はこのような課題に鑑み、低圧力下でも微細加工性に優れかつデバイスに対して損傷を生じさせにくいプラズマ処理方法およびプラズマ処理装置の提供を課題としている。

[0021]

【課題を解決するための手段】上記課題を解決するために、本発明の請求項1では、真空室に供給された反応ガスを、前記真空室に間欠的に、ないしは高低レベルを交互に繰り返しつつ供給される高周波電力によりプラズマ化し、そのプラズマで前記真空室内の試料を加工するプラズマ処理方法であって、前記高周波電力の非供給期間もしくは低レベル供給期間に同期して正となるパルス状バイアス電圧を試料に印加することに特徴を有している。

[0022]

【発明の実施の形態】本発明の請求項1に記載の発明は、真空室に供給された反応ガスを、前記真空室に間欠的に、ないしは高低レベルを交互に繰り返しつつ供給される高周波電力によりプラズマ化し、そのプラズマで前記真空室内の試料を加工するプラズマ処理方法であって、前記高周波電力の非供給期間もしくは低レベル供給期間に同期して正となるパルス状バイアス電圧を試料に印加することを特徴としている。また、好ましくは、請求項2で記載したように、パルス状バイアス電圧は試料台を介して試料に印加しており、このような構成を備えることで次のような作用を有する。

【0023】すなわち、正のパルス状パイアス電圧印加時には、このパイアス電圧(正)に引かれて、負イオン及び電子が試料表面に注入されることになる。そのため、パターン側壁が負に帯電し底面が正に帯電するといった電位差の不均衡を解消することができる。また、負イオンを積極的に引き込むことができるので、エッチ速度が早くなる。さらに、電子負性ガスを含む一般的高周はパルスで供給することで高周波パルスがオフの期間はアフターグロー状態となり、電子付着解離により大量の電子が消費されるうえに、消費された電子の代わりとして高密度の負イオンが形成されるようになる。そのため、相補的に負イオンを積極的に引き込むことができるようになり、正イオンによる帯電がさらに解消される。

【0024】バイアス電圧が常時試料に印加されたり、 高周波電力の非供給期間もしくは低レベル供給期間と、 パルス状バイアス電圧の正の期間との間で同期が取られ ないと、高密度の電子がプラズマ中に存在する間に試料 に対して正のパルス電圧が印加されてしまう。そうする と、

・高密度の電子がプラズマ中に存在する間に試料に対して正のパルス電圧が印加されることになり、試料に大量の電子電流が流れて、バイアス電源の負担が極めて大き

くなる、

・充分に負イオンが引き込まれず、帯電の解消が充分行 えなくなる、

といった不都合が生じる。

【0025】しかしながら、本発明では、高周波電力の 非供給期間もしくは低レベル供給期間と、正となるパル ス状バイアス電圧とが同期しているので、高密度の電子 がプラズマ中に存在する間に試料に対して正のパルス電 圧が印加されてしまうことは起きず、したがって、上述 したような不都合は生じない。

【0026】パルス状バイアス電圧は、高周波電力の非供給期間もしくは低レベル供給期間に同期して正となるので、その分、正となる期間が短縮されて、試料に流入するイオンのエネルギーが小さくなる。

【0027】請求項3に記載の発明は、請求項1または2に係るプラズマ処理方法において、前記高周波電力の供給期間もしくは高レベル供給期間の終了時点から所定の時間間隔を開けて前記パルス状バイアス電圧を印加しており、そのために次のような作用を有する。すなわち、プラズマ中の電子密度が十分に低くなってから、正のパルス電圧が印加されることになり、そのため、試料に対する電子電流の供給量がさらに低減するうえ、バイアス電源の負担がさらに小さくなる。そのうえ負イオンの引き込みが促進されて帯電の解消がさらに進むことになる。

【0028】請求項4に記載の発明は、請求項3に係るプラズマ処理方法において、前記所定の時間間隔を、高周波電力の供給期間もしくは高レベル供給期間の終了時から、高周波電力の印加により最大レベルとなる前記真空室内の電子密度がその最大レベルの半分以下になる時点までの期間としており、そのために次のような作用を有する。すなわち、正のパルス電圧印加時におけるプラズマ中の電子密度がさらに低くなり、・試料に対する電子電流の供給量の低減、・パイアス電源の負担低減、・帯電の解消の促進、といった請求項3の作用がより顕著なものとなる。

【0029】請求項5に記載の発明は、請求項1ないし4のいずれかに係るプラズマ処理方法において、前記パルス状パイアス電圧として、正負の期間を交互に繰り返すパルス電圧を用いており、そのために次のような作用を有する。すなわち、パルス状パイアス電圧の正の期間の間に負の期間が設けられることになり、この負の期間の設定により、試料に引き込まれる正イオンのエネルギーが増大することになる。

【0030】以下、本発明の実施の形態について、図面を参照しながら説明する。

【0031】第1の実施の形態

図1は本発明の第1の実施の形態であるドライエッチング装置の構造を示す模式図である。このドライエッチング装置は、内壁がセラミック、テフロンまたは石英等の

絶縁物で覆われたチャンバーを備えている。チャンバー 1 は接地されている。チャンバー1 はパルスの高周波電力が印加される渦巻き状電極2を備えており、この渦巻き状電極2はセラミック等からなる誘電体板4を介してチャンバー1の内部にプラズマを発生させるようになっている。プラズマは誘導電磁界によりチャンバー1内に発生する。なお、チャンバー1は石英等で構成されたインナーチャンバーを有する二重構造であってもよい。チャンバー1内には、被エッチング試料 Aを載置する試料台5が設けられている。試料台5は、例えば絶縁性材料で表面コートされた金属材から構成されており、試料台5にはバイアス用DCパルス電源6が接続されている。

【0032】チャンバ1にはその側面からプローブ7が 挿入されている。プロープ7は、チャンバー1内に発生 するプラズマの各種データ(電子密度等)を採取してプ ラズマコントローラ8に転送している。プローブ7はプ ラズマによる劣化を防ぐため、計測時にのみチャンバー 1の内部に挿入する構造としても構わない。また、プロ ーブ7の代わりにμ波を用いた干渉計によりプラズマデ ータを採取するようにしてもよい。そうすれば、劣化の 心配をすることなく、任意の時間のプラズマデータを採 取することが可能となる。

【0033】次に、このエッチング装置を用いた試料Aのエッチング工程を図2のタイミングチャートおよび図3のフローチャートに基づいて説明する。なお、図2はこのドライエッチング装置における各種パラメータの時間変化をタイミングチャートにしたものである。

【0034】まず、チャンバー1内を1~3Paまで減圧し、このように減圧したチャンバー1内に反応性ガスとして塩素ガスを50scm、HBrガスを25sccm導入する。一方、プラズマ発生用高周波パルス電源3は、渦巻き状電極2および誘電体板4を介して、チャンバー1に、図2(a)に示す高周波電力パルスを印加する。高周波電力パルスとしては、例えば、基本周波数13.56MHz、パルス幅10~30μ秒(パルス周波数に換算すると約10KHz)、電力500~1000Wとなる高周波電力パルスを用いる。

【0035】高周波電圧パルスがオフとなった時点からの経過時間Tを測定し、測定した経過時間Tと、予め設定しておいた設定値Tdとを比較する(S1)。設定値Tdとしては、当初30~70 μ 秒を設定していおく。経過時間Tが設定値Tdを超過すると(T>Td)、チャンパー1内のプラズマの電子密度をプロープ7を介して測定してプラズマコントローラ8に送信する(S2)。

【0036】プラズマコントローラ8では、送信された プラズマデータを基にして、次のような制御を行う。す なわち、予め、プラズマコントローラ8はチャンバー8 内の電子密度のピーク値をプロープ7を介して測定して 記憶しており、そのピーク値と測定した電子密度とを比 較する(S3)。

【0037】ステップS3での比較結果が、測定電子密度<ピーク値×1/2であるなら、電子密度が十分低下したと判断して、正のバイアス用DC電圧パルスを試料台5に印加する(S4)。

【0038】このとき、試料台5に印加する正のバイアス用DC電圧パルスの電圧は50~200Vが適当である。バイアス用電圧パルスの電圧を200V以上にすると、スパッタリング効果が高まって試料Aとホトレジストとの間の選択比が小さくなってしまうため、この程度の電圧が適当である。バイアス用電圧パルスのパルス幅は後述する制御で増減するが、0.1~10μ秒となる

【0039】一方、ステップS3での比較結果が、測定電子密度 \geq ピーク値 \times 1/2であるなら、電子密度が十分低下していないと判断して、設定値Tdを再設定する(S5)。設定値Tdの再設定は、設定値Tdに一定の延長時間Tδを加算(Td=Td+Tδ)して更新することで行う。

【0040】ステップS5で、設定値Tdの再設定を行ったのちは、ステップS1のステップに戻って、経過時間Tと更新した設定値Tdとの比較を行う。

【0041】なお、上記した説明では、ステップS3において、電子密度が十分に低下したと判断する閾値を、電子密度のピーク×1/2としていたが、この閾値として、測定電子密度<ピーク×1/10の値とする方が、電子密度の低下の判定精度を高めるうえに、さらに望ましい。

【0042】このようにして、正のバイアス用DC電圧パルスが試料台5を介して試料Aに印加される。すると、チャンバー1に供給される反応性ガス(ハロゲンガス)が電子負性ガスであるため、プラズマ発生用高周波パルス電源3がオフした後の、いわゆるアフターグロープラズマの状態では電子の加速源が無くなる。そのため、チャンバー1内の電子温度が低下して電子付着解離を生じやすくなって、急速に電子密度が低下する(図2(c)参照)。

【0043】一方、チャンバー1内の電子密度の低下に 反して、負イオンが急激に増加する(図2(d)参照)。また、試料Aに正のバイアス用DC電圧パルスが 印加されるので、アフターグロープラズマ状態における チャンバー1内の正イオン電流は急激に低下する(図2(e)参照)。

【0044】このように、アフターグロープラズマの状態では、電子密度が充分低くかつ負イオン密度が大きいので、バイアス用DCパルス電源6が正の電圧を試料Aに印加した際に、試料Aに流入する電子電流は充分小さく、負イオン電流を効果的に引きだし、試料Aに照射で

きる(図2(f)参照)。

【0045】以上のようにして、試料Aをエッチングするのであるが、本願発明者が、リンドープした多結晶シリコンを試料Aとして、上述したエッチング条件の下でこのエッチング装置でエッチングしたところ、エッチ速度は300~800nm/秒、対酸化膜選択比は20~100となり良好な結果が得られた。また、エッチング形状は異方性であった。さらには、バイアス用DCパルス電源6により、 0.1μ 秒以上のパルス幅のDC電圧パルスをチャンバー1に印加すると、チャージアップによるノッチや形状の異常等は見られなかったことを確認した。

【0046】本発明の方法でチャージアップが少なくなる原因として、電子密度の少ないことに加え、負イオンの性質の寄与も大きいと思われる。すなわち、試料Aに高エネルギーの正、負のイオンが入射する場合、入射イオンの電荷が試料Aの表面に蓄積されるのに加え、イオンの入射に伴い試料Aの表面から放出される二次電子の効果が無視できない。しかしながら、正イオンの入射では二次電子放出は正電荷の蓄積を増加させるように進むが、負イオンの入射では二次電子放出は負電荷の蓄積を打ち消すように働く。このため、チャージアップ現象が抑制されるのである。

【0047】さらには、このドライエッチング装置では、バイアスとなるDC電圧パルスは、高周波電カパルスのオフ期間に同期して正となるので、その分、バイアスが正となる期間が短縮されて、試料Aに流入するイオンのエネルギーが小さくなっている。そのため、試料Aのエッチング選択比を十分大きなものとすることができる

【0048】第2の実施の形態

図4は本発明の第2の実施の形態であるドライエッチング装置の構造を示す模式図である。このドライエッチング装置は、基本的には、第1の実施の形態の同様の構成を備えており、同一ないし同様の部分には同一の符号を付している。このドライエッチング装置が、第1の実施の形態のものと異なる点は、試料台5と、バイアス用DCパルス電源6との間に容量性回路10が挿入されていることと、μ波を用いた電子密度検出器11を設けたことである。

【0049】容量性回路10を設けることで、試料台5に流入する電荷の総量をゼロとすることができるので、バイアス用DCパルス電源7には、電流が貫通することがなくなり、その分、バイアス用DCパルス電源6の電源容量を小さいものとすることができる。なお、容量性回路10を設けた場合には、バイアス用DC電圧パルスのパルス幅を広くしすぎいように制御する必要がある。パルス幅が広くなりすぎると、バイアス用DC電圧パルスの電圧(正)が十分高くならないためである。

【0050】次に、このドライエッチング装置を用いた

試料Aのエッチング工程を図5のフローチャートに基づいて説明する。

【0051】まず、チャンパー1内を $3\sim10$ Paまで減圧し、このように減圧したチャンパー1内に反応性ガスとして C_4F_8 ガスを50 sccm導入する。一方、プラズマ発生用高周波パルス電源3 は、渦巻き状電極2 および誘電体板4 を介して、チャンパー1に、図2 (a)に示す高周波電力パルスを印加する。高周波電力パルスとしては、例えば、基本周波数2 7. 1 2 MH z 、パルス幅1 $0\sim50$ μ 秒(パルス周波数にして $5\sim10$ kHz)、電力5 0 $0\sim1$ 5 0 0 Wとなる高周波電力パルスを用いる。

【0053】プラズマコントローラ8では、送信されたプラズマデータを基にして、次のような制御を行う。すなわち、予め、プラズマコントローラ8はチャンバー8内の電子密度のピーク値を電子密度検出器11を介して予め測定して記憶しており、そのピーク値と測定した電子密度とを比較する(T3)。ステップT3での比較結果が、測定電子密度<ピーク値×1/2であるなら電子密度が十分低下したと判断して、正のバイアス用DC電圧パルスを試料台5に印加する(T4)。

【0054】バイアス用DC電圧パルスを試料台5に印加したのち、試料台5に印加されるバイアス用DC電圧パルスの電圧値Vが下限値Vdを超過しているかどうかを判定する(T5)。

【0055】これは、容量性回路10を設けたこのドライエッチング装置では、上述したように、バイアス用DC電圧パルスのパルス幅を広くしすぎると、バイアス用DC電圧パルスの電圧(正)が十分高くならないためである。バイアス用DC電圧パルスの電圧設定値は50~200Vが適当であるので、下限値Vdはこの値を参考にして設定されており、下限値Vdはあらかじめプラズマコントローラ8に記憶されている。

【0056】ステップT5において、バイアス用DC電圧パルスの電圧値Vが下限値Vdを超過していない場合(V≦Vd)には、設定値Tdを再設定する(T5)。設定値Tdの再設定は、設定値Tdに一定の延長時間T δ を加算(Td=Td+T δ)して更新することで行う。ステップT5で、設定値Tdの再設定を行ったのちは、ステップS1のステップに戻って、経過時間Tと更新した設定値Tdとの比較を再度行う。設定値Tdの再設定により、設定値Tdは延長される結果、バイアス用

DC電圧パルスの電圧値は上昇することになる。

【0057】同様に、ステップT3での比較結果が、測定電子密度≥ピーク値×1/2であるなら、電子密度が十分低下していないと判断して、設定値Tdの再設定を行うステップT6に移行する。

【0058】なお、この実施の形態においても、ステップT3において、電子密度が十分に低下したと判断する 関値を、電子密度のピーク×1/2としていたが、この 関値として、測定電子密度<ピーク×1/10の値とする方が、電子密度の低下の判定精度を高めるうえに、さらに望ましい。

【0059】正のバイアス用DC電圧パルスが試料台5を介して試料Aに印加されたのちの動作、および試料Aに生じる作用については第1の実施の形態で説明したのと同様であるので、その説明は省略する。

【0060】以上のようにして、試料Aをエッチングするのであるが、本願発明者が、この実施の形態のドライエッチング装置を用いて、上述したのと同様のエッチング条件で、BPSG(ボロン・リンガラス)膜のエッチングを行ったところ、エッチ速度:500~1000 nm/秒、対シリコン選択比:50以上、と良好な結果が得られた。また、このときのエッチング形状は異方性であった。また、このときのエッチング形状は異方性であった。また、この実施の形態のドライエッチング装置では、特にエッチ速度のアスペクト比(深さ/開口幅比)依存性が小さく、アスペクト比0.1のパターンでのエッチ速度を1とした場合、アスペクト比10でも90%以上のエッチ速度が得られたことを確認した。

【0061】第3の実施の形態

図6は本発明の第3の実施の形態であるドライエッチン グ装置の構造を示す模式図である。このドライエッチン グ装置は第2の実施の形態のドライエッチング装置と基 本的には同様の構成を備えており、同一ないし同様に部 分には、同一の符号を付している。この実施の形態のド ライエッチング装置が、第2の実施の形態のドライエッ チング装置と異なっている点は、バイアス用バイポーラ パルス電源20を備えていることである。バイポーラパ ルス電源20は、図7に示すようなバイアス電圧を試料 台5に印加している。すなわち、バイポーラパルス電源 20は、プラズマ発生用高周波パルス電源3がオフして いる期間Toffに同期して正の電圧となる一方、プラズ マ発生用高周波パルス電源3がオンしている期間Tonと 重複して負の電圧となるバイポーラ電圧パルスを試料台 5に印加している。この場合、バイポーラ電圧パルスの 負の期間を、プラズマ発生用髙周波パルス電源3がオン している期間Tonと全く同じ期間になるように同期させ る必要はなく、多少短くても長くても、あるいは多少遅 延していてもかまわない。要するに、バイポーラ電圧の 負の期間により、正イオンを高エネルギーで試料台5上 の試料Aに引き込めばよいのである。このようなバイポ ーラ電圧パルスの設定および生成タイミング制御は、酸 化膜のエッチングのように、高エネルギーのエッチング を必要とする場合に特に有効である。

【0062】本実施の形態のドライエッチング装置を用いて、次の条件で、BPSG(ボロン・リンガラス)膜のエッチングを行った。

【0063】・チャンバーの減圧を3~10Paにす ス

- ・チャンパー1にはC₄F₈ガスを50sccm導入する、
- ・プラズマ発生用高周波パルス電源3からチャンバー1 に印加する高周波電力パルスは、周波数27.12MH z、パルス幅 $10\sim50\mu$ 秒、電力にして $500\sim15$ 00Wとする、
- ・バイアス用バイポーラパルス電源 12から試料台 5に 印加するバイポーラ電圧パルスは、 $\pm 100 \sim 500$ V の電圧、パルス幅 $0.1 \sim 5 \mu$ が、 $5 \sim 10$ k H z の周 波数、設定時間(高周波電力パルスがオフになってから バイポーラ電圧パルスが正となるまでの時間) T d は $30 \sim 70 \mu$ 秒とする、

このような条件で、上述したBPSG膜のエッチングを行ったところ、エッチ速度が500~1300nm/秒と大幅に向上し、対シリコン選択比も50以上と良好で、エッチング形状は異方性となった。

【0064】第4の実施の形態

図8は本発明の第4の実施の形態であるドライエッチング装置の構造を示す模式図である。このドライエッチング装置は、第3の実施の形態のものと同様の構成を備えており、同一ないし同様の部分に同一の符号を付している。このドライエッチング装置が、第3の実施の形態のものと異なるのは、プラズマ源がECR(電子サイクロトロン共鳴)プラズマである点である。そのため、このドライエッチング装置は、パルスμ波電源31と、モード変換器32とコイル33とを備えている。

【0065】本実施の形態のドライエッチング装置を用いて、次の条件で、BPSG(ボロン・リンガラス)膜のエッチングを行った。

【0066】・チャンバーの減圧を $1\sim5$ Pa にする、・チャンバー1 には C_2 P_6 ガスを5 0 sccm導入する、

- ・パルスμ波電源31からチャンバー1に印加するμ波 電力パルスは、基本周波数2.45GHz、パルス間隔 周波数10kHz、パルス幅10~50μ秒とする、
- ・バイアス用バイポーラパルス電源 12から試料台 5に 印加するバイポーラ電圧パルスは、 $\pm 100 \sim 500$ V の電圧、パルス幅 $0.1 \sim 5 \mu$ 秋、 $5 \sim 10$ k H z の周波数、設定時間(μ 波電力パルスがオフになってからバイポーラ電圧パルスが正となるまでの時間) T d は $30 \sim 70 \mu$ 秒とする、

このような条件で、上述したBPSG膜のエッチングを 行ったところ、エッチ速度が500~800nm/秒と 大幅に向上し、対シリコン選択比も40以上と良好で、 エッチング形状は異方性となった。 【0067】なお、上述した各実施の形態では、本発明をドライエッチング装置において、実施していたが、本発明はこのほか、プラズマCVDやスパッタ、イオン注入装置等といった高真空プラズマが必要とされる各種装置への適用が可能なことはいうまでもない。

[0068]

【発明の効果】以上のように本発明によれば、次のよう な効果がある。

【0069】請求項1,2,6,7の効果

処理するパターンにおける電位差の不均衡を解消することができるので、1). 電位差の不均衡に起因するエッチング形状の異常、2). マイクロローディング効果、3). ゲード絶縁膜の劣化や破損、といった従来のプラズマ処理方法が抱えていた問題を解決することができた。

【0070】さらには、負イオンを積極的に引き込むことができるので、エッチ速度を早くすることができ、その分、処理時間の短縮化が図れた。

【0071】請求項3,8の効果

試料に対する電子電流の供給量の低減、バイアス電源の 負担の軽減、負イオンの引き込みの促進による帯電のさ らなる解消、といった効果を奏する。

【0072】請求項4,9の効果

正のパルス電圧印加時におけるプラズマ中の電子密度が さらに低くなり、請求項3の効果をより顕著なものとす ることができる。

【0073】請求項5,10の効果

パルス状バイアス電圧の正の期間の間に負の期間が設け られることになり、この負の期間の設定により、試料に 引き込まれる正イオンのエネルギーを増大させることが できるようになり、その分、高エネルギーを必要とするプラズマ処理を容易に行うことができるようになった。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態であるドライエッチング装置の構成を示す模式図である。

【図2】第1の実施の形態における各種パラメータの時間変化を示した摸式図である。

【図3】第1の実施の形態のドライエッチング装置の動作のフローチャートである。

【図4】本発明の第2の実施の形態であるドライエッチング装置の構成を示す摸式図である。

【図5】第2の実施の形態のドライエッチング装置の動作のフローチャートである。

【図6】本発明の第3の実施の形態であるドライエッチング装置の構成を示す摸式図である。


【図7】第3の実施例のドライエッチング装置における パルス状バイアス電圧の印加のタイミングを説明するた めの図である。

【図8】本発明の第4の実施の形態であるドライエッチング装置の構成を示す摸式図である。


【符号の説明】

- 1 チャンバー
- 2 渦巻き状電極
- 3 プラズマ発生用高周波パルス電源
- 5 試料台
- 6 バイアス用DCパルス電源
- 8 プラズマコントローラ
- A 試料


【図1】





【図3】




[図2] 【図4]









フロントページの続き

(51) Int. Cl. 6

識別記号 广内整理番号

FΙ

技術表示箇所

H 0 1 L 21/205

H 0 1 L 21/205

(72)発明者 服藤 憲司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.